



BÁO CÁO BÀI TẬP VỀ NHÀ

NGÔN NGỮ MÔ TẢ PHẦN CỨNG - FPGA

NGUYỄN MINH PHƯƠNG - 20KTMT1

Ngày 18 tháng 7 năm 2024




Sinh viên thực hiện 106200241 - Nguyễn Minh Phương - 20KTMT1	
Giáo viên hướng dẫn TS. Huỳnh Việt Thắng	
NGÔN NGỮ MÔ TẢ PHẦN CỨNG - FPGA	
Xuất bản Đà Nẵng, Ngày 18 tháng 7 năm 2024	Số trang 9

Mục lục

1	Sequence Detector	2
1.1	Sơ đồ khối của hệ thống	2
1.2	Giản đồ máy trạng thái	2
1.3	Chương trình Verilog thiết kế	2
1.4	Chương trình Verilog Testbench	3
1.5	Kết quả dạng sóng mô phỏng	5
1.6	Kết luận	5
2	Counter 10	6
2.1	Sơ đồ khối của hệ thống	6
2.2	Giản đồ máy trạng thái	6
2.3	Chương trình Verilog thiết kế	7
2.4	Chương trình Verilog Testbench	7
2.5	Kết quả dạng sóng mô phỏng	8
2.6	Kết luận	9


1 Sequence Detector

1.1 Sơ đồ khối của hệ thống



Hình 1.1: Sơ đồ khối của hệ thống

1.2 Giải đồ máy trạng thái



Hình 1.2: Giải đồ máy trạng thái

1.3 Chương trình Verilog thiết kế

```
1 module sequence_detector(clk, reset, w, z);  
2  
3   input wire clk, reset;  
4   input wire w;  
5   output reg z;
```

```

6
7  localparam [1:0] A = 2'b00,
8                      B = 2'b01,
9                      C = 2'b10;
10
11 reg [1:0] state_reg, state_next;
12 always @(posedge clk, posedge reset)
13     if (reset)
14         state_reg <= A;
15     else
16         state_reg <= state_next;
17
18 always @*
19     case (state_reg)
20         A:
21             begin
22                 z = 0;
23                 if(w)
24                     state_next = B;
25             end
26         B:
27             begin
28                 z = 0;
29                 if(w)
30                     state_next = C;
31                 else
32                     state_next = A;
33             end
34         C:
35             begin
36                 z = 1;
37                 if(!w)
38                     state_next = A;
39             end
40         default: state_next = A;
41     endcase
42 endmodule

```

Listing 1: Sequence Detector Module

1.4 Chương trình Verilog Testbench

```

1  `timescale 1ns / 1ps
2
3  module sequence_detector_tb;
4

```


```

5  reg clk;
6  reg reset;
7  reg w;
8  wire z;
9
10 sequence_detector uut (
11     .clk(clk),
12     .reset(reset),
13     .w(w),
14     .z(z)
15 );
16
17 always begin
18     #5 clk = ~clk;
19 end
20
21 initial begin
22     clk = 0;
23     reset = 0;
24     w = 0;
25
26     reset = 1;
27     #10;
28     reset = 0;
29
30     w = 0; #10;
31     w = 1; #10;
32     w = 0; #10;
33     w = 1; #10;
34     w = 1; #10;
35     w = 0; #10;
36     w = 1; #10;
37     w = 1; #10;
38     w = 1; #10;
39     w = 0; #10;
40     w = 1; #10;
41
42     $stop;
43 end
44 endmodule

```

Listing 2: Sequence Detector Module

1.5 Kết quả dạng sóng mô phỏng



Hình 1.3: Kết quả dạng sóng mô phỏng trên phần mềm Modelsim

1.6 Kết luận

Mạch thiết kế này là một mạch phát hiện chuỗi, chuyển qua các trạng thái A, B, và C dựa trên giá trị của đầu vào `w`, với đầu ra `z` được thiết lập thành 1 khi đạt đến trạng thái C. Ứng dụng của mạch này bao gồm: nhận diện mẫu bit trong tín hiệu số, phát hiện lỗi trong truyền thông, điều khiển logic tuần tự, và phân tích tín hiệu. Mạch phát hiện chuỗi đóng vai trò quan trọng trong các hệ thống xử lý tín hiệu số, hệ thống điều khiển và các ứng dụng truyền thông số.


Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Khi mức `reset` = 1, đang ở trạng thái A thì mức logic của `w` và `z` luôn là 0. Khi `reset` = 0, mức logic `w` và `z` xác định dựa vào trạng thái tiếp theo đã được thiết lập trước đó. Với giá trị đầu vào `w` lần lượt là 0 1 0 1 1 0 1 1 0 1 thì giá trị đầu ra `z` tương ứng là 0 0 0 0 0 1 0 0 1 1 0, có thể thấy mạch đã hoạt động đúng theo nguyên lý. Mạch có thể được ứng dụng trong việc xử lý chuỗi tín hiệu, đồng bộ hóa trong truyền tín hiệu số và cũng có thể được ứng dụng trong việc kiểm tra và xác minh thông tin trong mạch số.

2 Counter 10

2.1 Sơ đồ khối của hệ thống


Thiết kế module đếm 10 thực hiện mạch đếm đồng bộ đếm 10 (từ 0 đến 9) cho phép đếm lên/xuống với các tín hiệu vào như sau:

- Clk: xung clock tác động theo sườn lên.
- reset: tín hiệu xóa bộ đếm về 0, mức tích cực là 1.
- D: tín hiệu điều khiển chiều đếm, D = 0 đếm lên, D = 1 đếm xuống.
- Q: tín hiệu ra, lưu giữ giá trị đếm.
- C: tín hiệu ra báo cho biết bộ đếm tràn khi đếm lên hoặc xuống, có 2 trường hợp:
 - Đếm lên: C = 1 khi bộ đếm đang đếm lên và giá trị bộ đếm chuyển từ 9 sang 0, ngược lại C = 0.
 - Đếm xuống: C = 1 khi bộ đếm đang đếm xuống với giá trị bộ đếm chuyển từ 0 sang 9, ngược lại C = 0.



Hình 2.1: Sơ đồ khối của hệ thống

2.2 Giải đồ máy trạng thái



Hình 2.2: Giải đồ máy trạng thái

2.3 Chương trình Verilog thiết kế

```
1 module counter_to_10(clk, reset, d, count, carry);
2
3   input wire clk, reset, d;
4   output reg carry;
5   output reg[3:0] count;
6
7   always @(posedge clk)
8   begin
9       if(reset) begin
10          count = 4'b0;
11          carry = 0;
12      end
13      if(d) begin
14          if(count == 4'b0) begin
15              count <= 4'b1001;
16              carry <= 1'b1;
17          end
18          else begin
19              count <= count - 4'b1;
20              carry <= 0;
21          end
22      end
23      else begin
24          if(count == 4'b1001) begin
25              count <= 4'b0;
26              carry <= 1'b1;
27          end
28          else begin
29              count <= count + 4'b1;
30              carry <= 0;
31          end
32      end
33  end
34 endmodule
```

Listing 3: Sequence Detector Module

2.4 Chương trình Verilog Testbench

```
1 `timescale 1ns/1ns
2
3 module counter_to_10_tb();
4   reg clk, reset, d;
5   wire c;
```



```

6  wire[3:0] q;
7
8  localparam T = 20;
9  counter_to_10 counter (.clk(clk), .reset(reset), .d(d), .count(
    q), .carry(c));
10 always
11 begin
12     clk = 1'b1;
13     #(T/4);
14     clk = 1'b0;
15     #(T/4);
16 end
17
18 initial
19 begin
20     $dumpfile("counter_to_10_tb.vcd");
21     $dumpvars(0, counter_to_10_tb);
22 end
23
24 initial
25 begin
26     reset <= 1; d <= 0;
27     #(T)
28     #(T/2); reset <= 0; d <=0;
29     #(T*5);
30     reset <= 1;
31     #(T/2); reset <= 0; d <=1;
32     #(T*5);
33     #(T/2); d <=0;
34     #(T*2); d<=1;
35     #(T); d <=0;
36     #(T*3); d<=1;
37
38     #(T*4);
39     $finish;
40 end
41 endmodule

```

Listing 4: Sequence Detector Module

2.5 Kết quả dạng sóng mô phỏng



Hình 2.3: Kết quả mô phỏng dạng sóng trên phần mềm ModelSim

2.6 Kết luận

Mạch thiết kế này là một bộ đếm đến 10, thay đổi giá trị đếm dựa trên tín hiệu đầu vào d. Ứng dụng của mạch này bao gồm: đếm sự kiện trong các hệ thống số, tạo tín hiệu thời gian thực cho các hệ thống điều khiển, và tạo xung nhịp trong các mạch tuần tự. Bộ đếm này rất hữu ích trong các ứng dụng yêu cầu theo dõi số lượng hoặc tạo các tín hiệu tuần hoàn.

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Mạch đếm có thể điều khiển để đếm lên ($d = 0$) hoặc đếm xuống ($d = 1$). Khi $d = 0$, mạch sẽ đếm từ 0 đến 9 và quay lại 0 khi tràn, và ngược lại khi $d = 1$. Khi tín hiệu reset ở mức cao, giá trị của q quay về lại giá trị ban đầu là 0 và khi reset ở mức thấp thì nó không tác động đến đầu ra q. Khi tín hiệu đầu vào d ở mức thấp, giá trị q được đếm tăng dần đều, khi $q = 9$ và vẫn đếm lên thì q được chuyển sang giá trị 0, tín hiệu đầu ra c lúc này = 1. Khi tín hiệu đầu vào d ở mức cao, giá trị q được đếm giảm dần đều, khi $q = 0$ và vẫn đếm xuống thì q lúc này có giá trị là 9 và tín hiệu c = 1.